FPGA : Comment trouvé tco, tsu, tpd et th ?

[invite2f760ec7]

Bonjour,

J'utilise Quartus et je programme un stratixII. j'aimerai savoir comment trouve t'on les temps tsu, tco, tpd et th à remplir dans "delay requirements" des settings.
Je sais que tsu = data delay - clock delay + intrinsic tsu (et de même pour th,tso et tpd) mais j'ai du mal a trouver ou calculer concretement ces temps.

Merci d'avance

Vince
-----

[jiherve]

Bonsoir
Pour les contraintes ne te prend pas la tête demande 3 ns de Tsu la même chose en Tco et 10Mhz à 20Mhz de plus que ta fréquence d'utilisation, cela contraindra le fitter à utiliser les bascules d'I/O et à router de façon efficace, pour les temps réels Quartus les calcule tout seul!
Attention au nombres de variables par Alut : 6 max sinon cata, écrire du vhdl raz les paquerettes!
Je tiens sans problème 150 à 200MHz sur un design 30K Alut avec cette méthode.
JR