Resolution d'equation qui m'echappe

[darkwhite]

Salut a tous,
Je dois établir l'équation logiques d'une variables . Mon problème est que :
Au debut j'ai deux variables (Bpm et S) qui passent dans une porte /ET puis cette sortie est separé en deux et rentre dans une autre porte /ET.
En regardant le dessin je me dit que en fait les variable sont deux fois complementé.
Mais cela m'étonnerai car quel serait l'interet .
En gros J'ai donc ça
|------ |
Bpm --------|------| |----| |
|/OU |------| | /OU |--------------------------
S -------------|------| |-----|------ |

Desolé pour la finesse du dessin
-----

[PA5CAL]

Je pense que ce serait mieux en mettant le schéma entre des balises [CODE] (bouton "#" de l'éditeur de post).

[darkwhite]

Et mince les retours a la ligne se sont ecroulé
Bo voici une image encore plus fine

[PA5CAL]

(J'imagine que la deuxième porte est également complémentée.)

Il peut y avoir plusieurs explications à cela:

1. La technologie des circuits logiques et numérique fait que les portes de base sont /OU et /ET. Ainsi, pour fabriquer une porte ET, on utilise en fait une porte /ET qu'on fait suivre par un inverseur (porte NON, qu'on peut considérer comme une porte /OU ou /ET à une entrée).

2. Les portes logiques sont le plus souvent disponible en plusieurs exemplaires identiques sur une puce. Si une porte /ET et une porte ET sont nécessaires dans un montage, alors on ne va pas utiliser deux puces différentes, l'une pour le /ET et l'autre pour le ET. On n'utilisera qu'une seule puce contenant trois portes /ET, deux portes /ET pouvant réaliser le ET désiré.

3. Parfois, il est nécessaire d'introduire un temps de retard dans la propagation d'un signal. Pour réaliser des délais très courts, on peut ajouter des portes logiques en série. Mais je ne pense pas que ce soit la raison ici.

[A voir en vidéo sur Futura]

[PA5CAL]

Ce que je dis pour les /ET est également valable pour les /OU, bien entendu.

[annjy]

......3. Parfois, il est nécessaire d'introduire un temps de retard dans la propagation d'un signal. Pour réaliser des délais très courts, on peut ajouter des portes logiques en série. Mais je ne pense pas que ce soit la raison ici.

Bonsoir,

cette technique était effectivement utilisée dans les années 80.
Elle souffre d'un gros handicap : les constructeurs ne mentionnent pratiquement jamais le temps min de propagation, ce qui sous entend qu'il peut être nul !
La techno évoluant, on se retrouve avec des circuits qui marchaient bien il y a 20 ans, mais qu'on ne peut plus réparer aujourd'hui.

De plus, le temps de propagation d'une porte varie sensiblement, par exemple avec la température.

Je déconseillerais donc cette méthode.

Cordialement,
JY

[darkwhite]

Ok merci de vos reponsses donc en fait sa donnerai un ET tous simple en terme d'equation ..

[invite05d93a35]

1. Ou Non
______
Bpm+S

2. Ou
______space______
(Bpm+S) + ( Bpm+S )


Je suis pas sur mais je crois que sa fais sa a la fin faudrais que je revoie mes cours
____________
(Bpm+S) . ( Bpm+S )

( si on recole la barre on change de signe mais j'en suis vraiment pas sur

[darkwhite]

Si si c'est sa
c'est le th de de moran je crois

[invite05d93a35]

Je sais pu si c'est le Th. de Morgan ou l'algebre de boole ^^

Apres vérife c'est bien le Th de Morgan

Cours du TH de Morgan : http://www.positron-libre.com/cours/...eme-morgan.htm

Cours de l'algebre de boole : http://br.team.free.fr/@forum/viewtopic.php?t=752

[PA5CAL]

Un commentaire concernant l'introduction de délais par adjonction de portes supplémentaires. Cette technique est toujours à l'ordre du jour, notamment dans les circuits logiques complexes (CPLD, FPGA, ASIC) pour compenser les différences de marche entre des signaux logiques concomitants.

Les temps de propagation ne sont jamais nuls, et ils sont le plus souvent très peu différents entre deux portes identiques gravées sur la même puce et exploitées de la même manière. Le plus souvent, la valeur exacte du retard n'est pas critique, car elle s'accorde avec les temps de propagation des circuits environnants gravés sur la même puce.

Sinon, on arrive également à contrôler un minimum ces délais (en les augmentant) en introduisant des capacités, inductances et/ou résistances parasites dans les connexions entre les portes.

[darkwhite]

Finalement Misoss ta reponsse m'echappe
car te me dit en e solution

2. Ou
______ ______
(Bpm+S) + ( Bpm+S )

Alors qu'ici On a un /ET puis cette valeur passe dans un /ET a une entre
Donc nous donnerai : //(Bpm+S) donc (Bpm+s) ???