Switch par mosfet commandé par optocoupleur

[invite53933c2f]

Bonjour,

Afin de couper totalement l'alimentation d'un composant, j'utilise un mosfet p. Ce dernier est commandé par deux optocoupleurs.
J'ai en effet besoin de pouvoir commander le mosfet depuis deux signaux et le schéma représente donc un OU logique à l'aide des deux résistances.
J'ai deux questions:
1.Y a t'il une façon plus propre de réaliser le OU logique ?
2.En réalisant la simulation du montage, on peut apercevoir un glitch sur le courant de collecteur du transistor, savez-vous d'ou cela peut-il venir ?

Merci d'avance
-----

[invitee05a3fcc]

• Faute d'explications sur les chronogrammes .... c'est inbitable ! quelle couleur correspond à quoi?
• tu peux réunir R5 et R2. il manque une résistance base-émetteur sur Q2
• Le 0V est le même à gauche et à droite des opto? les optos sont inutiles

[invite53933c2f]

• Faute d'explications sur les chronogrammes .... c'est inbitable ! quelle couleur correspond à quoi?
• tu peux réunir R5 et R2. il manque une résistance base-émetteur sur Q2
• Le 0V est le même à gauche et à droite des opto? les optos sont inutiles

Hello, merci de la réponse, donc concernant les différents chronogrammes, le premier représente le courant dans R7 ainsi que la tension appliquée sur la gate du mosfet. (c'est dans ce chronogramme que le résultat me pose problème).
Le 2ème chronogramme représente les tensions appliquées sur l'entrée des optos ainsi que le résultat aux bornes de Rcharge.

Concernant R5 et R2, tu ne voulais pas dire R3 et R5 ?! Pourquoi rajouter une résistance base-émetteur sur Q2 ?

Concernant le point commun entre l’émetteur et le récepteur des opto, c'est juste pour la simulation et ça ne change rien (?!)
J'aurais pu mettre un 1KV de plus à gauche mais dans ce cas, les chronogrammes sont vraiment illisibles..

[invitee05a3fcc]

le premier représente ...

moi, j'y pige que dalle . Place les 3 signaux en décalés

Concernant R5 et R2, tu ne voulais pas dire R3 et R5 ?!

Exact, bref, les deux photo-transistors en parallèle

Pourquoi rajouter une résistance base-émetteur sur Q2 ?

Pour être sur que Q2 est bien bloqué et n'est pas influencé par le courant de fuite des optos. Une base "en l'air", c'est une antenne à parasite (dans la vrai vie !)

Des photo-coupleurs qui tiennent 50V, c'est rare. Le 4N28 décède (dans la vraie vie) avec 30V

[A voir en vidéo sur Futura]

[invite53933c2f]

Alors voila, j'ai un peu modifier le schéma et j'ai placé des labels sur le schéma. Les labels (I ou U) sont notés en légende sur les chronogrammes.

Je n'ai plus de soucis avec mes résultats et j'ai placé un résistance Rbe sur Q2 comme tu le préconise. Concernant l'opto, il s'agit en fait d'un mocd207 (70v pour Vceo) et pas celui utilisé pour la simulation.

Edit:
Le fichier simu_entrée montre la tension de IN1 et IN2
Le fichier simu_commande_npn montre les tensions avant et après la résistance de base de Q
Le fichier simu_collecteur_gate montre la tension au collecteur de Q2 (bleu) et la tension à la gate de M1 (vert)
Le fichier simu_Igate_Vresult montre le courant dans la gate de M1 (bleu) et la tension de sortie (vert)

[invitee05a3fcc]

• Pourquoi avoir rajouter U3 ????
• R9=R10 = 10K
• R5=10K entre base et émetteur de Q2
• R3=10K

le fichier simu_Igate_Vresult montre que ton PMOS ne fonctionne pas bien
Le courant "gate" doit être toujours nul (sinon lors des transitions)
utilise un autre PMOS

[invite53933c2f]

Pourquoi avoir rajouter U3 ????

La transmission entre deux plaques se fait au niveau de R6, j'ai rajouter U3 pour avoir une transmission flottante.

le fichier simu_Igate_Vresult montre que ton PMOS ne fonctionne pas bien
Le courant "gate" doit être toujours nul (sinon lors des transitions)
utilise un autre PMOS

Le courant de la gate est différent de 0 sur transition dans mon cas, ça ne devrait pas ?

J'ai mis des 10K (courant plus important pour une plus grande imunité ?) comme tu l'as dit, on verra ce que cela donne en vrai

Merci beaucoup en tout cas, je suis un peu pressé par le temps, c'est aussi pour ça que j'utilise une simulation. Je n'ai pas le temps de tout testé

[invitee05a3fcc]

La transmission entre deux plaques se fait au niveau de R6, j'ai rajouter U3 pour avoir une transmission flottante.

tu attaques avec In1 et R8 la diode de U2 . U3 n'a aucune raison d'être !

Le courant de la gate est différent de 0 sur transition dans mon cas, ça ne devrait pas ?

Si Q2 est bloqué ou saturé, il n'y a aucun courant dans la grille du PMOS. Ce qui n'est pas le cas dans ton fichier. Ou alors, tu ne prends pas le bon courant ?