Mesure du retard de 2 clock de 160Mhz avec une FPGA Virtex-4

[invitee2a2ed9a]

Bonjour,
Je suis entrain de faire un banc de test pour faire une anaylase de transmission haute vitesse.
Une Fpga virtex-4 gére tout les tests et récupére les donnée.
Je dois mesure des clock de 160Mhz qui traverse des transcieiver and so on que je récupère sur 24 entrée de la FPGA en LVDS, et j'aimerais déterminer le déphase entre chaque entrée ( chaque clock parcourent un chemin plus long)
Je possède un clock interne de 125Mhz, j'utilise pour l'instant un second clock de 200Mhz(Ipcore)

Quelqu'un aurait une idée comment je pourrais mesurer le retard entre ces 2 clock vu qu'il travaille a une fréquence rapide (DCM ? ou autre composant Xlinx)( le retard est de l'orde de 100ps a 2ns )

P.s Pour remettre en phase mes signal je vais utiliser le composant IDLAY mais j'aimerais pouvoir mesurer ce retard le lus précisément possible.
Merci infiniment
-----

[jiherve]

Bonjour,
Je ne suis pas sur qu'il existe une solution à ton problème, ou tout du moins je ne l'imagine pas de prime abord surtout en numérique pur. Par contre si les retards sont dus uniquement à du routage l'utilisation des outils disponibles en CAO circuit imprimés permettent de calculer ces retards.
JR