Bonjour à tous,
Je me tourne vers ce forum et la compétence de certain pour m’éclairer sur mon schéma électronique dont je fais l’étude.
Tout d'abord, j'essaie de faire une étude théorique de ce schéma pour ensuite le simuler sous orcad.
Mon but est d'avoir un gain en sortie sur la charge (RL) de 30. Je dois également avoir une impédance d'entrée de 1Mohm minimum et une impédance de sortie inférieur à 50ohm pour une bande passante de 20kHz a 200kHz.
Je dois donc choisir Rg,Rs,Re,Rd et C1,C3,Cs pour répondre à ces conditions.
D’après ce que j'ai compris, C1 est un condensateur de liaison et C3,Cs des condensateurs de découplage je l'aient fixe donc arbitrairement à 1uF.
Ceux-ci ne rentre pas dans le calcul des impédances puisqu'en alternatif on peut les associer à des court-circuit.
L’impédance d'entrée de mon circuit selon moi est environ équivalente à Rg je l'a fixe donc à 1Mohm.
Pour ce qui est de l’impédance de sortie je pensait que le calcul était Re en parallèle à RL mais cela me semble faux.
Pour le calcul du gain j'essaie de le calculer par rapport au JFET puisque son rôle est d'amplifier et le rôle du bipolaire et d'adapter en impédance.
Toutefois, je ne sait pas par ou commencer pour calculer son gain.
En tâtonnant sur orcad pour trouver des valeurs j'ai obtenu Rg=1Mohm Rs=1840ohm, Rd=15000ohm et Re=2300ohm
J'ai ainsi un gain d'environ 30 sur la bande de fréquence. Mais je ne sais pas si je respecte l’impédance d'entré et de sortie.
Cordialement, en pièce jointe le schéma électronique et la courbe obtenu sous Pspice pour une tension d'entrée alternative d'amplitude 0.5V
-----