limiteur CMOS de tension

[invite269be213]

Bonjour,

J'ai lu le document suivant : http://www.iai.heig-vd.ch/fr-ch/Ense...ntr%C3%A9e.pdf

Entre la page 4 et 6 on parle de "limiteur CMOS de tension". Un composant à base de MOS qui écrête des signaux positifs ou négatifs en fonction d'un Vdd et Vee.
Ce composant m’intéresse fortement car il permet de protéger facilement des entrée de composant même quand l'alimentation n'est pas présente (contrairement aux Schottky que j'ai l'habitude d'utiliser)

Mais j'ai un problème. Je ne trouve pas ce genre de composant sous ce nom. J'ai essayé avec écrêteur ou varistance mais je ne trouve pas le composant décrit dans le document.

Est ce que vous savez sous quel nom on peut trouver ce composant ?

Je vous remercie par avance.
-----

[invitee05a3fcc]

Bonjour julienboys et bienvenue sur FUTURA

Les entrées des circuits intégrés sont naturellement protégées (dans 99,9% des cas) des surtensions par les diodes de clamping internes . Une simple résistance série de 10K permet de tenir 100V en entrée d'un circuit de la série 4000

contrairement aux Schottky que j'ai l'habitude d'utiliser

Tu as du fric à perdre !

[invite269be213]

Bonjour julienboys et bienvenue sur FUTURA

Merci

Les entrées des circuits intégrés sont naturellement protégées (dans 99,9% des cas) des surtensions par les diodes de clamping internes . Une simple résistance série de 10K permet de tenir 100V en entrée d'un circuit de la série 4000

Malheureusement pour moi, je conçoit des bancs de production et de maintenance. Il sont donc souvent connecté à des équipements à tester défectueux et qui ont la mauvaise habitude de cracher n'importe quoi sur leurs sorties.

Tu as du fric à perdre !

Mes cartes auront beau couter très très cher, cela reviendra toujours moins cher qu'un arrêt de la chaine de production pendant 2h.

Bon, maintenant que j'ai justifié de mon besoin.

Est ce que quelqu'un connait les composants décrit dans le document ci-dessus ?

Merci

[invitee05a3fcc]

Est ce que quelqu'un connait les composants décrit dans le document ci-dessus ?

Pour ma part, je n'en ai jamais vu physiquement en catalogue et je pense que ce circuit est une élucubration d'universitaire. En effet, ce genre de circuit (intéressant par ailleurs) demande une réalisation de PMOS et de NMOS avec caisson d'isolement (ou sur substrat isolant comme une couche mince ou SOS) . Et cela va couter une fortune ! Donc non industrialisable avec un marché réduit.
Si tu dois protéger le montage en test (entrée et/ou sortie), il faut étudier chaque cas de composant. On ne protège pas de la même manière une entrée de porte CMOS, LS ou une entrée d'ampliOP

[A voir en vidéo sur Futura]

[F1FNW]

Tu peux utiliser des diodes "Transil" c'est peut-être à ça qu'il est fait allusion! sinon la résistance de 10k c'est bon aussi.