Non, le VHDL est un langage décrivant des circuits de logique hardware pour les transformer en un code unifié qui permet alors d'implémenter les fonctions dans des circuits, typiquement des ASICs. Mais vu sa nature, il se prête naturellement à la simulation puisqu'il suffit de faire tourner ce code dans un programme pour le simuler. C'est d'ailleurs une des raisons qui ont mené à son développement: quand on a affaire à des fonctions complexes de milliers de portes, un humain avec son crayon et son papier a un peu de mal à tout embrasser.
-----