Citation Envoyé par Positron1 Voir le message
Salut,
J'ai corrigé, fait des modifs, tout irait bien dans le meilleur des mondes, seulement voilà, il apparait un créneau parasite dû aux temps de montée du signal aux entrées E+ et E- différents, très présent à 6000 T/mn pour presque disparaître à 1000T/mn. Après une multitude d'essais je n'arrive pas à le supprimer. Aurais-tu une idée ?
Il faudrait préciser un peu ce que tu constates, et où exactement. Je suppose qu'il s'agit du délai introduit par le premier étage, qui est compensé par le 10nF, mais des détails supplémentaires seraient bienvenus
Je vais encore profiter de ton savoir, comment pourrait-on obtenir le même résultat avec des transistors tout simples, un peu dans le genre schéma posté page précédente
Merci
Tout est possible, mais pour arriver au même niveau de déterminisme qu'avec des ICs, il va falloir sérieusement compliquer les choses