Bonjour,
Dans le cadre d'un projet, je dois faire une Clock Data Recovery (en CMOS et ECL). Dans ce CDR, est inclut une porte de transmission en technologie ECL.
J'ai trois entrées : Une entrée venant d'une chaîne de retard, deux autres (signaux de contrôle complémentées) venant d'une bascule. J'ai fais la porte de transmission en CMOS mais je n'arrive pas à faire entièrement la transposition en ECL.
Je souhaiterais savoir si vous savez quel est le schéma général d'une porte de transmission en ECL.
Merci de vos réponses![]()
-----