Porte de transmission ECL

[invitee8f75e57]

Bonjour,

Dans le cadre d'un projet, je dois faire une Clock Data Recovery (en CMOS et ECL). Dans ce CDR, est inclut une porte de transmission en technologie ECL.
J'ai trois entrées : Une entrée venant d'une chaîne de retard, deux autres (signaux de contrôle complémentées) venant d'une bascule. J'ai fais la porte de transmission en CMOS mais je n'arrive pas à faire entièrement la transposition en ECL.
Je souhaiterais savoir si vous savez quel est le schéma général d'une porte de transmission en ECL.

Merci de vos réponses
-----

[invitee05a3fcc]

ECL, il y a plusieurs technos . C'est quel type de circuit que tu utilises ?
Tu travailles à quelle fréquence ?
C'est quoi ton schéma de Clock Data Recovery ?

[invitee8f75e57]

Je travaille dans une gamme de fréquence de 10GHz-15GHz. J'utilise des paires différentielles sans tension de référence.
Le CDR est le schéma de la publication suivante : http://faculty.kfupm.edu.sa/COE/elra...ions/ICM06.pdf

[invitee05a3fcc]

Sorry, ça dépasse mes faibles compétences .....

[A voir en vidéo sur Futura]

[invitee8f75e57]

pas grave merci quand même