Bonjour à tous,
Voila je suis étudiante je travail sur un projet pr mon stage ,
Voila je souhaiterais savoir si un CPLD( ex: de la famille Altera MAX II) a suffisamment de ressources pour controler une SDRAM.
Merci d'avance
-----
Bonjour à tous,
Voila je suis étudiante je travail sur un projet pr mon stage ,
Voila je souhaiterais savoir si un CPLD( ex: de la famille Altera MAX II) a suffisamment de ressources pour controler une SDRAM.
Merci d'avance
Bonjour,
En 2 secondes, http://www.altera.com/products/ip/iu...dr2_sdram.html
Puis http://www.altera.com/literature/ug/ug_ddr_sdram.pdf document dans lequel vous avez les ressources utilisées pour le contrôler de SDRAM DDR.
Vous remarquerez que c'est juste pour vous donner une idée, puisque cette IP n'est pas conçue pour fonctionner sur un CPLD d'après le document.
@+
Not only is it not right, it's not even wrong!
je vais y jeter un coup d oeil aux liens
merci bcp albanxiii
Re
c'est pas une implémentation que j'ai envie de faire (IP) .
J'ai envie de d'interfacer et de controler une SDRAM en utilisant juste un CPLD.
Merci
Bonsoir,
Avec la famille MAX2 on ne peut contrôler que des DRAM Single Data Rate pas de DDR 1,2,3,4 !
Il faut donc créer un contrôleur, sans que cela soit très difficile il faut tout de même être d'un bon niveau en logique pour le faire.
Mais chez Altera on trouve tout de même çà :http://www.altera.com/products/ip/al...sdr_sdram.html
Ce n'est pas une IP à proprement parler, code libre d’accès
JR
l'électronique c'est pas du vaudou!
Merci, j'ai bien compris. Je vous donnais les éléments qui vous auraient permis de savoir si ce contrôleur pouvait tenir dans votre CPLD sans chausse-pied.
Je ne vais pas tout faire à votre place quand même.
Pour compléter le message de jiherve, vous pouvez aussi trouver votre bonheur sur opencores. Cherchez un peu...
@+
Not only is it not right, it's not even wrong!
Rebonsoir,
Sur Opencores il n'y a que du Verilog, pas trop courant de ce coté ci de l'Atlantique.
JR
l'électronique c'est pas du vaudou!
Merci de m'avoir répondu,
justement moi c'est une SDRAM que j'utilise (réf:AS4C16M16S) et ce n'est pas une DDR(1..4), donc c'est faisable
j'ai fais un tour sur le lien que vous m'avez donner,trés intéréssant mais d'aprés ce qui est dit dans la doc, ce controleur est implimenter sur un APEX qui coute 500euro!!!!!
j'ai envie d'utiliser un FPGA(pas trop chére bien sur) à la place du CPLD, mais j'ai pas trop d'experience dans les FPGA ( C ça le probléme sachant que je suis limité dans le temps)
Merci
Merci pour le lien
Bonjour,
La seule liaison avec un APEX c'est la PLL le reste doit être compatible d'un MAX2.
Il n'y a pas de différence réelle entre CPLD et FPGA, c'est surtout une question de marketing car il y a peu il y avaient des FPGA plus petits que certains CPLD actuels!!!
Mais si tu veux passer sur FPGA prend un Cyclone III ou iV ce sont de bonnes bêtes.
JR
l'électronique c'est pas du vaudou!
Bonjour
j'ai opté pr le CPLD vue que ça configue s'enregistre en interne(plus simple pour moi),
Mais pour le FPGA, je sais pas trop comment gérer ça config vue qu'elle est enregister au niveau d'une flash externe !!!!!
Est ce que t'aurais des sites intéréssant pour m'aider dans ma conception,
Merci d'avance
Re,
il y a tout ce qu'il faut savoir sur le site Altera, en fait c'est très simple un accès JTAG et 4 fils à tirer entre FPGA et Flash dédiée, pour Cyclone III:
http://www.altera.com/literature/hb/...3_handbook.pdf
page 180 fig 9-7
JR
l'électronique c'est pas du vaudou!
je vais lire le doc
un grand merci