Génération aléatoire d'une séquence binaire en VHDL

[ioro]

Bonjour à toutes et à tous,

Je souhaite savoir si il est possible en VHDL de générer des séquences binaires aléatoirement.
Par exemple, dans un jeu entre 2 joueurs :
- le joueur 1 effectue un lancer de 3 dés (de 1 à 6) et obtiens une combinaison.
- le joueur 2 lance les dés à son tour.

Si c'est au dessous du joueur 1, il gagne sinon il perd.

Dans mon cas, je souhaite simuler le lancer du joueur 1 et obtenir une combinaison aléatoire.

Est-il possible de faire ça en VHDL?

D'avance, merci.

Ioro
-----

[luc_1049]

bonjour

Je ne vois pas pourquoi cel ne serait pas possible.

Un point à voir , c'est l'initialisation de votre générateur pour que le tirage de l'aléa ne soit pas répétitif à chaque mise en route, mais c'est du déja fait.
Regardez sur le net ou vos livres . (registres rebouclés, séquences pseudo aléatoires...)

A défaut regardez comment c'est fait en langage C et portez cela en vhdl, ce qui sera possible si vous avez une vision hard et soft embarqué...

cdlt

[ioro]

Ok.

Merci pour le tuyau.

[albanxiii]

Bonjour,

Le moyen classique pour générer des séquences pseudo-aléatoires en VHDL est d’utiliser un LFSR (linear feedback register). Cherchez sur le net avec ces mots clés et vous trouverez pleins d'exemples.

@+

[A voir en vidéo sur Futura]