Bonsoir à tous,
j'ai comme projet de réaliser une horloge en logique câblée à base d'élément de la série 4000. J'en suis actuellement à la réalisation du schéma.
Je suis tombé sur cette réalisation de Sonelec : http://www.sonelec-musique.com/elect...rloge_004.html
Dont je m'inspire en grande partie pour le moment.
Comme il y a plusieurs solutions proposées, j'ai choisit d'utiliser le 50Hz du réseau comme base de temps.
Pour ce faire, je récupère le signal redressé double alternance en sortie d'un transfo 9V. Comme montré sur l'image ci-dessous, j'isole la partie du régulateur
de tension à l'aide d'une diode pour ne pas lisser la sortie du pont de diode. Au passage, le régulateur qui sera utilisé est un modèle à découpage pin-to-pin compatible avec le 7805 qui ne nécessite pas
de condensateurs de découplages pour fonctionner.
Alimentation.jpg
Bref j'obtiens un signal de 100Hz avec une tension de crête d'environ 12V que j'utilise pour cadencer un CD4017BE .
http://www.ti.com/lit/ds/symlink/cd4017b.pdf
Pour adapter ce signal à l'entrée du 4017, la réalisation de Sonelec passe par une diode zener de 4,7V.
J'ai choisit pour ma part de réaliser un diviseur de tension (R1201, R1202) affin d'abaisser la tension à environ 8V (voir ci-dessous).
J'utilise ensuite les diodes de clamp de l'entrée via la résistance 1204 pour limiter la tension sur la pin CLK à 5.7V (courant dans la diode de clamp ~0.3mA).
Génération 1Hz.jpg
Ma première question est-ce que d'un point de vue tension au niveau de la pin CLK est-ce que cela est fonctionnel?
Et ma deuxième question est du niveau des timing. Je pense que la réalisation de Sonelec est fiable. Malgré tout, comment vérifier que le temps de montées/descente, durée du "0", du signal 100Hz
seront correctement interprétés par le 4017?
D'avance merci pour vos réponses =)
-----