Dimensionnement Pont Complet ZVS

[sandrecarpe]

Bonjour,
Après une longue pause sur le sujet, je reviens à la charge avec mon pont complet ZVS. L'objectif est de concevoir un étage boost isolé de 1kW (qui sera suivit d'un étage DC/AC) avec une structure Full Bridge Phase Shift converter. Je pars avec une tension d'entrée variant entre 40 et 60V et une tension de sortie de 350V. A pleine charge, il faut donc compter 30Arms côté primaire. Le transfo aurait un rapport de transformation Np/Ns de 12

J'ai bien compris que pour faire du ZVS, la première condition est qu'il faut que l'énergie stockée dans l'inductance parasite du transfo (+ éventuellement une inductance externe ajoutée volontairement) soit supérieure à l'énergie stockée dans la capa parasite équivalente (composée de deux capa Coss des MOS + la capa parasite du transfo) :


Ce qui revient à devoir respecter la condition suivante :



Le problème est que j'aboutis à devoir éventuellement fabriquer un transfo avec une cinquantaine de nH d'inductance de fuite. Ce qui me parait pas raisonnable du tout. Je fais appel à vous pour savoir si jusqu'ici mon raisonnement était correcte, et si oui comment gérer ce problème.
Quels seraient les conséquence d'une inductance de fuite plus importante que nécessaire ?

Voici un document de Texas qui explique grossièrement la démarche d'un tel dimensionnement :
http://www.ti.com/lit/ds/symlink/ucc...=1588841478945, à partir de la page 41
Mais je partirais plutôt sur un contrôleur avec drivers intégrés comme LM5046

Je vous remercie d'avance pour votre aide
-----

[sandrecarpe]

Ca branche personne ce sujet ? Je sais que ce n'est pas les connaissances qui vous manquent alors que vous manque t-il comme infos ?

Même avec 10% de la charge nominale, il me faudrait une inductance de fuite de 1.6µH environ, ce qui me semble toujours trop petit. Si je me retrouvais avec 10µ d'inductance de fuite (contre mon gré!), suffirait-il d'augmenter le temps mort consacré au ZVS ? Est-ce vraiment un problème ?

[invite03481543]

Hello sandrecarpe,
si bien sur que ça m'intéresse ton sujet, ils ne sont pas si fréquents ici, mais ce n'est pas "éventuellement" que tu devras fabriquer ton transfo, c'est à coup sur.

Pour t'aider à dimensionner cette alim et notamment le transfo il faudrait que tu exposes ton besoin exact.
Je comprends que tu pars d'une source continue 40V à 60V pour aboutir à une sortie AC.

Précise les caractéristiques de ta source DC (batterie ou autres) et de la sortie AC (tension, courant et cosPhi), je suppose que ce sera du pur sinus 50Hz.

Pour 1kW, je te conseille 2 boost entrelacés qui produiront tes 350VDC, suivi d'un full bridge avec redressement synchrone.
Avec cette topologie tu peux espérer 92% de rendement, 98% pour le boost et 96% pour le full-bridge, puis quelques pertes supplémentaires pour reproduire le 50Hz pur sinus.

Tu t'attaques à un projet ambitieux, à vue de nez 1 an pour aboutir à un proto.
De quels matériels disposes-tu? Il te faudra une sonde de courant (ça coûte cher), une charge électronique également.
As-tu déjà réalisés avec succès quelques alimentations à découpage?

Pour le dimensionnement général et l'assemblage du transfo (matériaux et plans de la géométrie des bobinages c'est essentiel pour ce type de transfo) je pourrai t'aider.
Essaye de procéder de manière organisé pour ce type de développement en écrivant une spécification claire (le cahier des charges), puis il faudra écrire toute la procédure de dimensionnement et justification des choix.
Suivra la phase de simulation (Simulink sera ton ami dans cette phase).
C'est comme ça que l'on procède dans ce domaine si tu veux avoir une chance de succès

[sandrecarpe]

Salut,
Merci pour ta réponse

Ca fait maintenant plusieurs mois que j'étudie le fonctionnement, le dimensionnement, contrôle d'un PSFB. Aujourd'hui, je crois avoir toute les briques et j'ai pu commencer à faire un bout de schéma autour du contrôleur LM5046.
Par contre, dans un premier temps, j'étais plutôt partie sur un redressement asynchrone full-bridge pour faciliter la tâche au moins à ce niveau.

Nous souhaitons concevoir un onduleur de 1kW, sortie classique 230V 50Hz pour alimenter des appareils respectant des normes miliaires. La source d'entrée est une batteries lithium LFP 14S, la tension variera entre 40,6 et 58,8V environ
J'ai effectivement vu qu'on n'échappera pas à la fabrication d'un transfo sur-mesure, et peut-être même l'inductance de sortie.

Pour 1kW, je te conseille 2 boost entrelacés qui produiront tes 350VDC

Que veux-tu dire par 2 boost entrelacés ?

Pour le matériel à ma disposition, je dispose d'à peu près tout ce que j'ai besoin, et on investira si besoin :
Des oscillo, un pont RLC, une charge dynamique adaptée, sonde de courant AC (caractéristiques à vérifier). J'ai récemment acheté le nécessaire pour mesurer le gain en boucle ouverte du convertisseur.

Pour ce qui est de mon expérience dans le domaine, j'ai réalisé pas mal de petits buck / boost, mais ça restait pour de la petite puissance, pas plus de 50W. Je sais dimensionner tout ce qu'il y a autour, c'est pas un soucis, c'est des structures classiques archi documentés. Je connais les règles de routage et les points sensibles importants (placement des composants, boucles de courant, pistes sensibles...).
Étudier ce convertisseur m'a permis de comprendre assez finement (il me semble) comment dimensionner la compensation pour un DC/DC de manière général. J'ai fait beaucoup d'automatisme quand j'étais en cours (et oui maintenant c'est fini!), mais appliquer ça à des convertisseurs m'a longtemps perturbé. Donc pour le contrôle du PSFB je vais partir sur du current-mode controle, ce qui me semble être indispensable pour cette topologie, tant pour la sécurité que pour les performances.


Pour l'instant, j'ai dimensionné, dans l'ordre suivant :
- la fréquence de découpage : 250 kHz
- les semi-conducteurs
- le transfo
- l'inductance de fuite que ce dernier devra avoir
- la plage de ZVS que me permettra mon convertisseur
- les temps morts nécessaires pour faire mon ZVS
- le transformateur de courant pour le current mode controle
- inductance de sortie

Concernant ma question initiale sur l'inductance de fuite, un mec de TI m'a dit qu'une inductance de fuite plus grosse, même beaucoup plus grosse que nécessaire, n'est pas un problème. Le courant mettra plus de temps à s'inverser. Le "duty cycle loss" sera plus important mais ce n'est à priori pas un problème car, en effet, il ne dépasse pas 3 ou 4% du temps. Pour le moment, j'ai une questions qui reste en suspend :
Étant donné que j'ai pu, à priori, tout dimensionner sans connaître l'inductance magnétisante de mon transfo, quel est son rôle ici ?

Je détaillerai demain ou après-demain les résultats de ma démarche.

[A voir en vidéo sur Futura]

[invite03481543]

Voici un exemple de boost entrelacé 1kW (interleaved):
https://www.st.com/resource/en/appli...lectronics.pdf

[sandrecarpe]

Salut,
J'ai croisé rapidement cette topologie sans m'être attardé dessus. A priori il faut réussir à en faire un bien avant de les entrelacer

Pour le dimensionnement, je me suis basé sur un tas de documents, mais celui-ci m'a bien aidé pour démarrer :
http://www.ti.com/lit/ds/symlink/ucc28950.pdf. Ce n'est pas le contrôleur que je prévois d'utiliser mais ce n'est pas un problème, ça reste un PSFB. Un dimensionnement est fait en exemple page 39

Pour commencer j'ai déterminer le rapport Ns/Np nécessaire à mon transfo :



J'ai trouvé des MOS avec un Rds(on) de 3 mOhm, ce qui me permet d'estimer V_mos à 2.7V (30A max au primaire).
Si j'ai bien compris, le rapport cyclique max est une données d'entrée. Je l'ai fixé à 70% pour laisser de la marge au correcteur. Mais j'aimerais éclaircir ce point. Les signaux de commandes des MOS ont un rapport cyclique fixe de 50%. Alors quand on parle de rapport cyclique pour un PSFB, on parle bien du temps ci-dessous ? J'ai dû mal à trouver un réponse clair à ce sujet...




La chute de tension aux bornes des diodes du pont complet au secondaire a été fixé à 2V. Je compte mettre des diodes SiC, c'est à peu près l'ordre de grandeur.


Ensuite, l'inductance de sortie :


Avec

car à cause du redressement, la fréquence en sortie en sortie du pont redresseur est égale à 2 fois la fréquence de découpage.


Finalement,


On fixe l'ondulation de sortie à 30% du courant moyen :


En reprenant l'équation (1), on calcule le rapport cyclique typique (Pour Vin = 48V, Vout = 350V, Ns/Np = 15)


Ce qui nous fais une inductance de sortie 470 µH.


Avant de continuer, est-ce que j'ai bon jusqu'ici ? Notamment pour l'histoire du rapport cyclique

[sandrecarpe]

Ensuite, il faut connaître les timing nécessaires pour faire du ZVS; et à partir de ça, déterminer l'inductance de fuite minimal de notre transfo.

La fréquence du circuit résonnant est donnée par :


Avec L_r l'inductance de fuite du transfo, avec éventuellement une inductance mise en série pour augmenter la plage de ZVS. C_r représente la capacité C_oss de 2 MOS du pont, ajouté ) la capacité parasite du transfo :


C_oss est multiplié par 4/3 pour prendre en compte le fait que la capacité C_oss varie avec la tension Vds

Pour l'instant, j'ai négligé la capa parasite du transfo. Je ne sais pas si c'est vrai, j'ai vu beaucoup de documents qui le néglige et d'autres non...
En choisissant des MOS avec un C_oss de 1160 pF, j'obtiens :


Pour permettre de faire du ZVS, il faut que l'énergie stockée dans l'inductance de fuite équivalente soit plus grande que l'énergie stockée dans la capacité parasite équivalente :

avec un courant primaire qui correspond à 10% de la charge max, soit


A partir de cette dernière équation, mon inductance de fuite doit être choisie telle que :




PS : Je me suis gouré dans mon premier post, le courant primaire moyen est de 43A, et donc un V_mos de 130 mV ! (Si quelqu'un pouvait corriger mon post précédent...)

[invite03481543]

Dans tes messages il y a des images (à priori) qui n'apparaissent pas.

Par exemple ici:

[sandrecarpe]

Pour l'instant je ne vois pas ta pièce jointe, mais j'ai parfois ce soucis avec Chrome sur Futura. Je réessaie plus tard ou sur Edge pour résoudre le problème

[Antoane]

Bonjour,

Dans tes messages il y a des images (à priori) qui n'apparaissent pas.

Par exemple ici:

C'est du latex, qui fonctionne bien chez moi. As-tu essayé de vider le cache ?
Tu as quelle config (navigateur, OS) ?

[invite03481543]

Il y a plusieurs choses qui clochent dans ton dimensionnement:

-> tu ne justifies pas le choix de la fréquence de découpage (250kHz)

Cette fréquence est trop élevée pour une première réalisation.
Souvent l'idée qui consiste à se dire que plus la fréquence sera élevée et moins moins mes éléments inductifs seront volumineux (ce qui est vrai) cache les autres aspects contraignants principaux qui ne manqueront pas d'arriver:
-> pertes de commutation plus élevées
-> mise au point du transformateur plus délicate (notamment l'équilibre des pertes et le rayonnement).
-> éléments parasites plus fortement dominants

-> si tu veux intégrer l'inductance de résonance dans le transformateur, cette valeur de fuite est bien trop faible.

Le moindre écart de Lf vu du secondaire -> Lfs va se répercuter sur Ls au carré du rapport de transformation (delta Ls=n² delta Lfs).
Si tu as Lf=600nH avec un rapport de transformation de 10 par exemple=> Ls=10²*60.10^12=6µH pour juste une déviation de 10% de Lf, c'est énorme et 10% c'est déjà avoir bien maîtrisé l'inductance de fuite sur une si faible valeur.
Si tu as une inductance de fuite de quelques µH tu verras que cette valeur sera bien plus facile à obtenir avec précision.

Pour dimensionner correctement le couple Cr et Lr il faut utiliser la méthode du premier harmonique, choisir Q et vérifier que ton gain en tension sera suffisamment élevé pour assurer en toutes situations le ZVS.

Il faut aussi bien choisir le couple (Lm;Lr) avec un transformateur seul, la marge de manoeuvre pour satisfaire les conditions sera bien plus faible.
L'inductance de fuite est directement liée à la qualité du couplage primaire/secondaire -> M=rac(1-Lk/Lm), donc en intégrant l'inductance de résonance dans ton transformateur tu as intérêt à bien maîtriser la technique de bobinage.

Je serais toi, pour une première fois, je mettrais l'inductance à l'extérieure, tu verras que ça va nettement te simplifier la vie.
Tu pourras dans un deuxième temps refaire un transfo qui intégrera le tout, sans quoi tu vas déprimer vite

A combien as-tu fixé le niveau d'induction dans le transfo?
Comment comptes-tu solutionner l'effet de proximité? Les choix qui devront être pris sur la géométrie des bobinages vont influencer fortement l'inductance de fuite et la capacité de fuite.
Il va falloir tout spécifier et de préférence avant tout dimensionnement définitif, sans quoi tu vas vite devenir fou
Quand tu réalises ce genre de transformateur, il faut y aller par itérations successives, chaque modification va impacter l'ensemble.
Il faut d'abord dégrossir puis affiner.

Où comptes-tu placer ton entrefer?
Lui aussi son emplacement à beaucoup d'importance, à cause de la non-homogénéité du noyau, le rapport de spires physique (N) ne sera pas égal au rapport de spires équivalente (Neq), il faut donc inclure l'influence de l'inductance de fuite.

Neq=N/rac[Lp/(Lp-Lf)]=N/rac[m/m-1]
Ce qui affectera ton gain -> G=2*Neq*Vout/Vin

Il faut que tu commences par un calcul du gain en tension à f0 selon V(min), puis que tu choisisses le bon m selon Q.

Tu vois c'est loin d'être une partie de plaisir de tout intégrer dans le transfo, si tu ne prends pas en compte ces éléments dans tes calculs, ton transformateur et ta cellule de résonance seront faibles, ce qui conduira à un faible rendement général, voir de la casse.

En externalisant l'inductance de résonance Ls tu peux avoir un transformateur très performant avec une très faible inductance de fuite qui sera bien mieux maîtrisée, en tout cas qui sera négligeable par rapport à Ls.
Le transformateur est la pilier central, si tu le rates tu seras encore moins performant qu'avec une topologie à commutation dure.

@+

[invite03481543]

Bonjour,

C'est du latex, qui fonctionne bien chez moi. As-tu essayé de vider le cache ?
Tu as quelle config (navigateur, OS) ?

Chrome, W10.

[Antoane]

J'ai transmis et c'est en cours de réparation, merci d'avoir fait remonter le bug !

[sandrecarpe]

Il y a plusieurs choses qui clochent dans ton dimensionnement

J'en doute pas, c'est pour ça que je fais appel à vous, j'espère trouver de l'aide afin de suivre un raisonnement cohérent, et tes réponses m'aident beaucoup

Pour dimensionner correctement le couple Cr et Lr il faut utiliser la méthode du premier harmonique, choisir Q et vérifier que ton gain en tension sera suffisamment élevé pour assurer en toutes situations le ZVS.

J'ai lu beaucoup de doc, mais je vois pas du tout ou tu veux en venir. Je sais qu'on utilise la méthode de premier harmonique pour dimensionner un LCC par exemple, mais je ne vois pas pourquoi pour un PSFB

e serais toi, pour une première fois, je mettrais l'inductance à l'extérieure, tu verras que ça va nettement te simplifier la vie.
Tu pourras dans un deuxième temps refaire un transfo qui intégrera le tout, sans quoi tu vas déprimer vite

C'est ce que j'aimerais faire également, ça permettrait également de changer d'inductance si besoin, mais pour l'instant je n'ai pas compris comment je peux arriver à augmenter l'inductance de fuite.

Pour ce qui est du transfo, nous comptons sous-traiter sa fabrication, et tout ce qui est calculs de champs magnétiques, entrefers... ne nous appartient pas. C'est déjà un sacré challenge sans se soucier du transfo

Il faut que tu commences par un calcul du gain en tension à f0 selon V(min), puis que tu choisisses le bon m selon Q.

Au premier harmonique de la fréquence de découpage donc ? Le m et Q du L_rCr ? Et Q doit-être choisis suivant quel critère ?

Aurais-tu de la doc à me proposer ? Je n'ai pas encore vu cette méthode de dimensionnement


@+

[invite03481543]

J'ai lu beaucoup de doc, mais je vois pas du tout ou tu veux en venir. Je sais qu'on utilise la méthode de premier harmonique pour dimensionner un LCC par exemple, mais je ne vois pas pourquoi pour un PSFB

Oups, en effet je suis parti sur un FB-LLC...
Je n'utilise pas les PS pour faire des alim, seulement pour faire des chargeurs ou pour mettre des unités en parallèle, le LLC selon mon point de vue est plus performant en terme de rendement.

Tu souhaites rester sur du PS? J'ai cru comprendre que tu voulais faire une alim mais j'ai peut-être mal compris.

[sandrecarpe]

C'est bien pour faire une alim, mais pas un chargeur. C'est vrai mais le LLC me semblait moins adapté pour ces puissances là. 1kW semble être vraiment la limite de la topologie FB-LLC. De plus, j'y voyais quelques désavantages niveau CEM à cause de sa fréquence de commutation qui varie, mais peut-être que je me trompe sur ce point.

L'avantage du PSFB est qu'on pourra envisager de les paralléliser. A priori il faudrait juste synchroniser les horloges, câbler l'ampli d'erreur du second DCDC en suiveur, et lui donner la consigne du premier DCDC

[invite03481543]

Un FB-LLC est la topologie unitaire la plus puissante, 1kW est la puissance minimum requise, sinon prendre du HB-LLC en dessous.
En version entrelacés tu peux monter à des puissances très élevées.

[invite03481543]

Tu as dit que c'était pour une application militaire, as-tu réfléchi à la convection?
A mon avis il faut que tu vises une solution à haut rendement, sans ventilation, la ventilation forcée ne va t'apporter que des emmerdements dans un environnement sévère.
1 point de rendement vaudra 10W dissipé, c'est donc très important de bien choisir la meilleure topologie pour cet objectif, si tu optimises bien tu peux utiliser l'enveloppe du casing pour faire le pont thermique et évacuer les calories.

95% (soit 50W de pertes) est tout à fait envisageable avec un casing fixé sur une surface métallique (une simple plaque d'alu 50cm*50cm qui servira de dissipateur général).
Par exemple MeanWell propose ce type de convertisseur fanless pour 1kW:
https://www.meanwell.com/newsInfo.aspx?c=1&i=792

C'est une version AC/DC mais le principe est du FB-LLC.

[sandrecarpe]

Un FB-LLC est la topologie unitaire la plus puissante, 1kW est la puissance minimum requise, sinon prendre du HB-LLC en dessous.
En version entrelacés tu peux monter à des puissances très élevées.

Tu as raison, j'ai confondu avec le HB-LLC

Pour ce qui est du refroidissement, tout est déjà prévu, et ce sera fait justement fait de cette façon, je ne me fais pas de soucis sur ce point.
Je continue mes investigation, mais si tu souhaites m'apporter des l'aides et des conseils sur le dimensionnement c'est avec grand plaisir !

[invite03481543]

Ok, je vais regarder de mon coté et faire quelques calculs sur la base de tes éléments.
Je repasserais prochainement pour te montrer ce que j'obtiens.

[sandrecarpe]

Salut,
J'ai essayé avec un autre raisonnement afin d'avoir une inductance de fuite plus réaliste. Déjà, comme conseillé, je reste modeste en restant sur du 100 kHz
J'ai toujours un Ns/Np = 15

Je limite le rapport cyclique au primaire à 80%, ce qui fait que je peux me permettre un duty cycle loss de 20%, mais on va se limiter à 15% pour prendre en compte la tolérance des composants

D'après l'équation 8 de ce document , j'obtiens dans ces conditions une inductance de fuite de 1.4µH, à 50% de charge. Toujours beaucoup trop faible! Je vois pas comment je peux l'augmenter...à se demander s'il faut vraiment l'augmenter !

Dans ces conditions, la condition pour obtenir du ZVS :


est vraie pour des courants primaires de plus de 2.8A, ce qui correspond à une charge d'environ 65W. Tout ça ne me parait pas réaliste

[invite03481543]

Salut sandrecarpe, j'ai commencé à regarder ton projet, je reviendrai vers toi dans la soirée avec des éléments pour en discuter, j'ai initier un petit doc que nous pourrons faire évoluer progressivement.
Là il faut que je retourne au boulot
A ce soir.

[sandrecarpe]

Génial merci beaucoup, bonne fin de journée

[invite03481543]

Hello,

bon j'ai un peu avancé malgré que ma femme m'ait programmé quelques bricolages non prévus...

J'ai repris tes éléments:

Batterie LFP en entrée 14S => V(min)n=2.7*14=37.8V et Vmax=3.65*14=51.1V
J'ai fixé V(min)=37V et Vmax=55V

Pout=1kW il faut prévoir une marge de 10 à 20% => Pout=1200W

Vout= 350VDC

Topologie retenue: Phase Shift Full-Bridge

Pour minimiser les pertes à ce niveau de puissance on opte pour f=100kHz qui est habituellement un bon compromis pour un objectif de 95% de rendement minimum.

Pour le choix du noyau magnétique:





On prend un ETD49 dont le Ae=2,11cm²

Pour confirmer ce choix on peut comparer avec ce tableau de chez Magnetics:



On en déduit le nombre de spires au primaire:



On prendra Np=4 tours

=> Ns=4*400/37=43.2 tours on prendra Ns=44 tours

Soit un rapport de transformation n=Ns/Np=11

Je mets ici la doc de l'ETD49, on y reviendra pour finaliser le dimensionnement du transformateur.

Je vais choisir les transistors, selon leur facteur de mérite, puis calculer l'inductance de fuite requise selon C(total)=2*Coss + C(transfo).

Bien entendu le C(transfo) sera estimé pour le moment par l'étude de la géométrie des bobinages et selon l'inductance Lr visée.
Une astuce consiste à optimiser C(fuite) du transfo, le minimiser au maximum ainsi que L(fuite) et de régler la résonance avec Lr et Cr en composants externes.
Cela permet aussi d'être bien mieux reproductible en série et de pouvoir finement optimiser le système.
A suivre.

[sandrecarpe]

Salut,
Merci pour ton temps et désolé pour ma réponse tardive, je n'ai pas trop eu le temps ce weekend.

Pour les cellules LFP utilisées, nous coupons la décharge à 2.9V et on limite la charge à 3.7V (contrairement à ce que j'ai pu raconter plus haut)

Pour le calcul de Ns/Np, pourquoi ne pas prendre en compte les chutes de tension dans les MOS et les diodes (au moins pour avoir une idée) (formule poste #6)? La différence entre nos résultats est tout de même importante (en plus, tu as fait le calcul pour Vout = 400V il me semble)


J'avais fait un petit script pour estimer les pertes de plusieurs candidats :

CSD19535KCS
STH150N10F7-2
CSD19505KCS
HAT2173H
IPA045N10N3

J'ai retenu celui en gras, avec une perte Pgate + Pcond + Psw d'environ 5.5W, avec les paramètres suivants

fs = 100e3;
Vg = 10; 
Iout = 1000/40 * 1.1;
Vds = 60;
Ig = 1.5; %courant gate driver
D = 0.5;

Pgate = @(Qg, Vg) Qg * Vg * fs;
Psw = @(Qgs, Qgd) Vds * Iout * fs * (Qgs + Qgd)/Ig;
Pcond = @(Rdson) Iout^2 * Rdson * D;

A suivre.

Hâte de voir la suite

[invite03481543]

Salut Sandrecarpe,

tu peux prendre en compte la chute de tension pour les MOS, mais le choix du rapport de tension en tient compte déjà avec l'arrondi.
3.7V c'est élevé pour le LFP, généralement on privilégie 3.6V pour étendre la cyclabilité du pack.
Ce serait un peu long de détailler ici, mais en gros en réduisant le cadre min/max de 0.1V tu augmentes quasiment de 50% cette cyclabilité sur le LFP.

Je vais regarder avec tes références de MOS pour comparer, de mon coté j'ai opté pour un C7 de chez infineon (le IPW60R040C7), les C7 sont des MOS de nouvelle génération qui possèdent une bonne figure de mérite.
Nous y reviendrons.

[invite03481543]

Pour le calcul de Ns/Np, pourquoi ne pas prendre en compte les chutes de tension dans les MOS et les diodes (au moins pour avoir une idée) (formule poste #6)? La différence entre nos résultats est tout de même importante (en plus, tu as fait le calcul pour Vout = 400V il me semble)

Oui en effet j'ai pris 400V, avec 350V ça donne 38 tours.
L'influence des chutes de tension dans les diodes de redressement est négligeable avec 350V en sortie.
@+

[sandrecarpe]

tu peux prendre en compte la chute de tension pour les MOS, mais le choix du rapport de tension en tient compte déjà avec l'arrondi.
3.7V c'est élevé pour le LFP, généralement on privilégie 3.6V pour étendre la cyclabilité du pack.
Ce serait un peu long de détailler ici, mais en gros en réduisant le cadre min/max de 0.1V tu augmentes quasiment de 50% cette cyclabilité sur le LFP.

Effectivement j'ai pris un petit raccourci en disant ça. En fait, entre 3.6 et 3.7V, ça dépend du pack et de son utilité finale



Une question me vient : pourquoi ne pas avoir pris en compte le rapport cyclique dans ton calcul ?
https://www.renesas.com/kr/en/www/do...ote/an9506.pdf, page 7
https://www.ti.com/seclit/ug/slyu036/slyu036.pdf, page 186
http://www.ti.com/lit/ds/symlink/ucc28950.pdf, page 39


Comme me l'a fait remarqué Antoane : la puissance dissipée est (si on approxime la forme du courant par un carré) :

Pcond = @(Rdson) Iout^2 * Rdson * sqrt(D);

[invite03481543]

Une question me vient : pourquoi ne pas avoir pris en compte le rapport cyclique dans ton calcul ?

J'en tiens compte bien sur du rapport cyclique:

On en déduit le nombre de spires au primaire:



On prendra Np=4 tours

J'espère que tu vois l'expression écrite en Latex, j'ai quelques soucis de visualisation de mon coté, il faut que tape F5 pour que la formule apparaisse...

Je prends Dmax=0.4

[invite03481543]

Comme me l'a fait remarqué Antoane : la puissance dissipée est (si on approxime la forme du courant par un carré) :

Pcond = @(Rdson) Iout^2 * Rdson * sqrt(D);

Oui pour la perte en conduction c'est ça pour une onde carrée.