Dimensionnement Pont Complet ZVS

[sandrecarpe]

J'en tiens compte bien sur du rapport cyclique:


J'espère que tu vois l'expression écrite en Latex, j'ai quelques soucis de visualisation de mon coté, il faut que tape F5 pour que la formule apparaisse...

Je prends Dmax=0.4

Mille excuses, c'était pas faute de l'avoir écrit gros
-----

[sandrecarpe]

Pour la suite, voici comment j'aurais raisonné. On aimerait connaître l'inductance de fuite nécessaire pour notre convertisseur.
Une des conditions pour effectuer du ZVS est la suivante :



Avec T_r la période de résonance du couple (L_r, C_r) et t_d le dead time nécessaire



(des fois on trouve un facteur 4/3 qui traine pour prendre en compte la variation de capacité avec Vds)
A priori à ce stade nous avons choisi le MOS et donc un connait C_oss. Le dead time, je le déduis de notre choix précédent : on a fait nos calculs avec 0.4 de rapport cyclique (ou 0.8 suivant le point de vue), ce qui nous laisse 20% de la période pour le faire. On aurait alors :

On peut alors trouver L_r.

Petit check pour vérifier à quelle condition on respecte la 2e condition pour faire du ZVS :



Si la plage de ZVS nous convient pas, on ajoute du L_r, mais il faut changer le rapport cyclique...et du coup il faut changer le transfo
Mais maintenant, me voilà à me demander : où est passé le "duty cycle loss" ?

2µs de temps mort, ça me parait beaucoup

Est-ce correcte ?

[invite03481543]

Tu as bien compris le principe.

L'inductance de résonance doit être choisie, comme tu l'indiques par tes équations, selon le courant min au primaire pour lequel on souhaite que le ZVS soit effectif.
Augmenter Lr implique que la plage de ZVS augmente mais en contre partie la fréquence de résonance décroit donc Tr augmente... donc Td aussi...
C'est pour cela qu'il faut choisir des MOS à faible Coss.

Je vais faire un calcul avec le MOS à super jonction que j'avais choisi et je reviens te dire ce que je trouve.

[invite03481543]

Juste une parenthèse sur le "duty cycle loss":

Il y a plusieurs duty cycle dans un PSFB, le duty cycle effectif du secondaire -> Deff(s)=Vout*N/Vin, le duty cycle au primaire généré par le circuit de commande -> D=Deff(s)+D(loss), le D(loss) qui est le duty cycle effectif qui rend compte des pentes de montée/descente du courant au primaire, provoqués par l'introduction de l'inductance de résonance et des inductances de fuite (celle du primaire et celle du secondaire ramenée au primaire).

Pour le calculer -> D(loss)= 2*(Lr+Lk)*f(sw)*(Ip1+Ip2)/Vin

L'inductance magnétisante n'intervient pas (je crois que c'était une de tes questions au début), puisque sa réactance est très grande et peut être négligée dans le modèle du transfo où seules Lr et Lf dominent puisque Lf2(p)=n²Lf2(s) et se retrouve en parallèle sur Lm dans le modèle.

[invite03481543]

Pour obtenir un résultat plus cohérent avec Lr et Ceq, j'ai modifié le rapport cyclique que j'avais fixé au départ à 0.4 (0.8 pour les 2 bras).
Je passe à 0.47.

=> td=[t(sw)-0.94*t(sw)]/2=300ns

Coss=85.10^-12*2+500.10^-12=670pF

=> Lr=4*td²/(pi²*Ceq)=4*(300.10^-9)²/(pi²*670.10^-12)=54µH

La fréquence de résonance vaut fr=1/[2.pi.rac(Ceq.Lr)] =837kHz

C'est un premier résultat, il faut ensuite bien regarder ce qu'il faudra privilégier, selon ce qu'il serait préférable pour Lr, Td et le choix des MOS (en fonction des pertes).
Il y aurait notamment intérêt à diminuer Lr vu le courant du primaire, donc à augmenter td encore un peu, peut-être à 0.98.
Quand je mettrais tout ça au propre dans mon document je verrais ce qui sera le mieux.
J'ai pris 500pF pour la capacité de fuite du transfo, c'est pour le moment arbitraire mais c'est dans ces eaux là dans ce contexte de bobinage avec les isolants et selon le type de conducteurs (feuillard cuivre probablement au primaire).

[sandrecarpe]

Salut,
Merci pour ta réponse, j'ai compris l'intérêt d'un petit Coss.

Dans tes derniers calculs, il reste 6% de la période pour le temps mort. Si j'ai bien compris, le duty cycle loss n'est pas une partie de cet intervalle de temps. Donc pour moi il faudrait vérifier que la perte engendrée par le duty cycle loss nous permet tout de même de transmettre la puissance qu'on souhaite ?

D'après ce document, page 8, le temps perdu à cause du duty cycle loss est :


L'équation (3.14) de ce document, confirme l'incohérence avec un duty cycle loss calculé > 1

Est-ce qu'il y a quelque chose que j'ai zappé ?

[invite03481543]

Possible qu'il y ait une erreur dans mes calculs.
Le duty cycle loss est forcément intégré dans le duty cycle restant comme je le précise en #34.
Je vais vérifier tout ça.
Attention de ne pas confondre un duty cycle qui est un rapport de temps avec un temps en s.
Et bien considérer la fréquence du transfo et non pas la fréquence du circuit de commande (F(sw)=1/2*Fck)

[sandrecarpe]

Dans ton calcul du temps mort :

td=[t(sw)-0.94*t(sw)]/2 = 300ns

Serais-tu en train de dire que le temps mort du demi-pont droit est le même que celui du demi-pont gauche ?
Corrige moi si je me trompe, mais notre "budget temps mort" est de 600ns, mais à répartir pour deux branches :

branche gauche :


Branche droite :


source, page 3

Le duty cycle loss est forcément intégré dans le duty cycle restant comme je le précise en #34.

Effectivement, j'ai compris après coup

Attention de ne pas confondre un duty cycle qui est un rapport de temps avec un temps en s.

Oui c'est pour cette raison que je parlais d'un delta T, ma réponse parlais bien d'un temps. Mais ramené sur une période de 10µs (f=100kHz), on voit qu'il y a un soucis

Et bien considérer la fréquence du transfo et non pas la fréquence du circuit de commande (F(sw)=1/2*Fck)

La fréquence du transfo est pourtant bien la même que celle des MOS ?

[invite03481543]

La fréquence du transfo est la moitié du temps du circuit de commande (PWM).
Les MOS travaillent à la même fréquence que le transfo.
Attention car dans la doc Renesas il utilisent Tck qui est la période du circuit de commande pas la période de travail du transfo.

Il faut se mettre d'accord sur les termes concernant les différents temps du Toff dans le rapport cyclique.

Le dessin ci-dessous représente les différents temps du cycle:

[invite03481543]

Ce qui traduit les différents moments de transition entre primaire et secondaire:

[invite03481543]

Tu vois que le duty cyle loss vaut DC(loss)=(IP1+IP2)/[(VDC/Lr)*Ts/2)]

[sandrecarpe]

Salut HULK28,

La fréquence du transfo est la moitié du temps du circuit de commande (PWM).
Les MOS travaillent à la même fréquence que le transfo.
Attention car dans la doc Renesas il utilisent Tck qui est la période du circuit de commande pas la période de travail du transfo.

Effectivement, c'est vicieux



Voici où j'en suis dans mes calculs pour ma part :
J'ai choisi un MOSFET IPA083N10N5
Pareil, j'ai du augmenter le rapport cyclique pour avoir un truc cohérent

Données :



Transfo :


Budget temps mort :


Temps morts :



Reste à savoir comment répartir les temps morts entre les deux branches. Admettons que je souhaite faire du ZVS à 10% de charge (10% et plus sinon mes temps morts seront trop petits) :



Temps morts :


Inductance de fuite :

[invite03481543]

Ca me semble cohérent.
Dans mon cas avec le MOS que j'ai choisi j'ai ajouté des capas externes sur le 2eme bras, je trouve sensiblement les mêmes résultats que toi.

Dans la pratique il est utile de faire un excel pour balancer les différents paramètres pour trouver le meilleur compromis selon les transistors, les pertes, etc.
32µH compte tenu des courants ça va faire une inductance cher, il faudra sans doute tenter de la diminuer pour tomber sur une valeur "sur étagère", quitte à ajouter des capas externes pour pouvoir finement ajuster sur une vraie maquette.
Le but aussi de minimiser Lr suffisamment permettra selon Lm de ne pas perdre trop en gain, sinon il faudra corriger le rapport de spires.
Cette étape se fait par itérations successives, c'est la partie la plus délicate.

Rapproche toi de ton fabricant de transfo pour qu'il évalue la capa parasite et l'inductance de fuite, ça te permettra d'affiner ton calcul théorique.
La capa parasite sera fortement dépendante du type de conducteur au primaire, litz ou feuillard de cuivre et des isolements inter-spires.

[sandrecarpe]

Super merci pour ta réponse
Et justement à propos de Lm, sa valeur est-elle implicitement déterminée lorsqu'on a calculé le nombre de tour au primaire ou faut-il le faire maintenant ?

[invite03481543]

Pour Lm, la 1ere condition est que tu dois rester en mode CCM, donc sa valeur doit être suffisamment élevé pour que la conduction de courant soit ininterrompue.
La 2eme est que le courant peak primaire soit le moins élevé possible, donc il y a intérêt à prendre un Lm grand.
Et 3eme condition il faut que le courant magnétisant soit suffisamment présent lorsque la charge est minimale pour assurer la décharge des capacités totale au courant critique.

Lm(min)>Ctot*Vin²(max)/deltaIpr(crit)²=55µH

Tu peux prendre en première approche 300µH qui devrait satisfaire l'ensemble des conditions requises (je n'ai pas vérifié les autres conditions mais en principe celle-ci est la plus contraignante).
Il faudra voir avec le transfo et les propriétés du circuit magnétique choisi pour mieux fixer cette valeur et voir l'impact sur B notamment.