Apprendre le VHDL ou Verilog?

[Vincent PETIT]

Bonjour,
Tout est dans le titre mais pour faire simple, il faut que je me mette au dev FPGA pour ajouter une corde à mon arc (depuis le temps que je dois le faire )

La dernière fois que j'ai fait de la synthèse c'était à l'école, il y a plus de 20 ans, en VHDL et sur un CPLD. Dit autrement je repars de zéro !

Je sais que ces deux langages de synthèse sont équivalents mais si vous deviez en apprendre qu'un, lequel serait-ce ?

Quelques infos me concernant :
- Je sais programmer en C.
- C'est pour un projet perso mais il y aura peut être du pro.
- Potentiellement j'aurai besoin d'IP core pour les choses trop complexes à synthétiser pour moi.
- Je peux entendre qu'il faille apprendre les deux même si ça serait moins facile.
- Le code pourrait éventuellement être examiné par un tiers (co-développement, certification, ...)


D'avance merci pour les idées/points de vu, quels qu'ils soient ; amateurs ou professionnels
-----

[Murayama]

Bonjour!
J'ai fait le même genre d'expérience.
En fait, je cherchais un ingénieur pour un nouveau projet et je n'avais aucune expérience en FPGA,
j'avais tout au plus joué avec des GAL à l'école. Je pensais embaucher un stagiaire et j'avais même
proposé 2 fois le salaire horaire d'un mec qui fait du temps partiel au maquedonalde, avec en plus
paiement des frais de déplacement comme ça se fait toujours ici. Personne n'a téléphoné.

Si vous voulez aller vite, un conseil ou plutôt 2:

- Verilog by example
- VHDL by example

Les deux sont de Blaine C Readler. Ils sont très courts (100 pages) et résument l'essentiel de ce
qu'il faut savoir.
Il est assez sympa et répond volontiers aux questions.

Bref, si vous préférez commencer maintenant pour avoir quelque chose qui tourne demain matin,
c'est vraiment le livre à avoir.
Pour info, je partais donc de 0, et en une journée, j'ai fait un DAC 16 bits en faisant un circuit R/2R câblé
à la main. Et le soir, j'affichais une sinusoïde créée par le FPGA dans un tableau qu'il recrachait dans l'ordre
à la sortie. Rien de bien surprenant, et je ne compte pas sur le prix Nobel avec ça, mais l'avantage, c'est
donc que vous aurez immédiatement quelque chose qui fonctionne.
Après, il faudra apprendre à mettre des contraintes sur les délais des signaux, apprendre la simulation,
etc, mais chaque chose en son temps.
Bon, j'ai une méthode bien à moi, je fais très peu de simulation, je debugge beaucoup à l'oscillo.
Il est possible de mettre une sonde sur une patte, et la router n'importe quand dans le circuit.
Par exemple si la sonde est une variable S[3:0], vous pouvez sortir S[3] <= Sig[xx] et vous voyez
directement comment ça réagit. Pas très hallal comme méthode, mais ça marche pour moi.
J'utilise beaucoup System Verilog qui est au Verilog ce que le C++ est au C.

Bon, ben je vais vous laisser faire. En attendant de recevoir le ou les livres, vous pouvez
toujours lire ceci:
https://circuitcove.com/introduction...og-comparison/
À vous de jouer.

Pascal

[jiherve]

bonsoir,
Je préfère le VHDL question d'habitude et de gout et en France la "norme" c'est VHDL.
Bonnes docs chez Doulos.
On doit encore pouvoir trouver une version gratuite de Quartus incluant une version bridée (temps d'execution) de Modelsim.
have a look here:https://www.intel.com/content/www/us...-windows.html?
Je commence à rouiller un peu mais j'ai encore de beaux restes pour t'aider si nécessaire.
JR

[Vincent PETIT]

Bonjour,
Merci pour les conseils ! J'ai plus qu'a !

[A voir en vidéo sur Futura]

[albanxiii]

Bonjour,

Du point de vue professionnel, puisque vous mentionnez cette possibilité, il me semble difficile de se passer de Verilog. Mais vous pouvez l'apprendre dans un deuxième temps si vous n'avez pas de contrainte particulière.
Regardez aussi du côté de SystemVerilog, très utilisé également dans l'industrie.

[jiherve]

bonsoir,
en professionnel certifiable DO54 je n'ai vu que VHDL .
mais cela a peut être changé depuis mon départ en retraite.
JR

[Vincent PETIT]

Bonsoir,
En effet il y aura certainement du pro et pour être plus précis ce devrait être plutôt dans le cadre de la mise en œuvre de redondance, bien plus que de performance. Oui JR ce serait potentiellement dans le même esprit que la DO254, c'est pour faire un système de "voting" afin d'augmenter la fiabilité (et par ricochet la sureté d'un système.)

On parle d'architecture 1oo2, 1oo3, 2oo3 etc...



En gros ce sont des arrangements qui, une fois l'arbre des défaillances créé, montre un certain niveau de fiabilité et de disponibilité. Certaines architectures peuvent être très très complexes avec des microcontrôleurs qui se surveillent l'un l'autre.

Bref, je trouve que les FPGA se prêtent bien à ce genre de design car certain ont même des alim séparées, ils peuvent être vu comme un seul composant mais découplable en plusieurs unités indépendantes.