oui on est bien d'accord, j'au voulu l'utiliser pr ne pas me taper le regul lineaire pr les 5V, mais j'ai pas pensé à vérifier s'il y avait assez de jus pr alimenter les parties logiques du driver.
Je ne comprends pas pourquoi tu as choisi une fréquence de coupure de l'ordre de 150Khz pour le filtre passe bas que tu m'as proposé. Merci Hulk
Avec une diode de roue libre au lieu d'un mosfet de redressement synchrone, le condensateur de bootsrtrap est incapable de se recharger, sauf si on emploi un artifice, donc aucune tension dispo en vue pour pouvoir commander la grille...
Ya un bon moyen de se tromper de solution: c'est de se tromper de problème.
Tu as une fréquence de découpage de 50KHz, soit une période de 20µs et un rapport cyclique de 50% soit 10µs ON et 10µs OFF.
En prenant C=4.7nF et R=220 Ohms tu as un temps de charge de 1µs (soit 10% du temps ON), suffisant pour éclipser un glitch de commutation qui provoquerai une réaction erratique.
Merci de ta réponse Montd'est. OK, et cet artifice serait quoi ?
OK merci Hulk
Excuses ma curiosité mais un driver en high side +diode ça ne fonctionnera pas tel que schematisé dans mon circuit c'est ça que tu veux dire ?
C'est bien ma pensée.
Ya un bon moyen de se tromper de solution: c'est de se tromper de problème.
D'accord. Choisir un MOS avec une faible Rdson pour la high side et un MOS avec une faible Qg pour la partie low side => est-ce la bonne pratique ?
il faut du faible Qg et faible rds_on partout pour éviter de perdre en rendement !
Ya un bon moyen de se tromper de solution: c'est de se tromper de problème.
Non
Si ton buck était très asymétrique (genre 12V -> 1-1.5V comme pour un cpu de PC) alors le MOS du bas conduirait beaucoup plus que celui du haut, et donc tu choisirais un MOS à faible RdsON (et Qg plus élevé) en bas et un MOS à Qg plus faible (donc RdsON plus élevée) pour celui du haut.
Bien sûr, on prend le meilleur compromis RdsON/Qg/prix aussi.
Mais comme ton rapport cyclique est de 50%, il n'y a aucune raison de prendre deux MOS différents puisqu'ils vont travailler exactement dans les mêmes conditions.
PS : à 50 kHz il te faut une inductance relativement grosse. As-tu regardé combien coûte une inductance de 47µH capable de tenir tes 13A (soit disons une spec de 20A pour l'échauffement et le courant de saturation) ?????..... Et en plus j'en ai pas trouvé de blindées donc cauchemar, tu vas être obligé de bobiner un tore toi même ou je sais pas quoi...
Alors qu'avec une fréquence un peu plus "moderne" tu mets une inductance CMS de 5.6 µH qui coûte déjà vachement moins cher, c'est un produit standard et en stock, et elle est blindée donc bien moins de problèmes d'émissions.
Sérieux, tu colles un LTC3851 ou autre et t'as fini (modulo le layout, mais on peut t'aider)...
Petite subtilité effectivement...
Faudrait faire une étude détaillée pour voir quel part de pertes conduction ou commutation est la plus importante dans chacun des mos en fonction du rapport cyclique.
Ton raisonnement va dans le bons sens car on peut voir certains buck SR sur des cartes mères avec 2 mosfets en // pour faire le SR.
Ya un bon moyen de se tromper de solution: c'est de se tromper de problème.
Bonjour et merci pour toutes vos suggestions,
J'ai modifié mon schéma en y incorporant un driver 2112 et deux mosfet IRF3205 (datasheet ci-joint). Je suis novice en SMPS donc je me suis basé sur divers documents pour câbler le tout. Néanmoins, la puissance en sortie et en dessous de celle attendue (I=9V et V=11V pour Iout&Vout recherchés de 12A@13V).
Aussi, mes connaissances en ce qui concerne le choix des valeurs de quelques composants restent assez "superficielles", pourriez-vous me corriger :
1) Pour les MOS (mis à part Qg et Rdson) je crois que le transistor doit être choisi avec une Vds suppérieure à (1.5 à 1.8 )*Vin max.
2)Courant crête dans le transistor = Iout + Delta(I)/2 (j'ai choisi Delta(I)=15% Iout).
3) Pour les résistances des grilles, elles doivent limiter le courant de grille, mais comment les calculer exactement (où puis-je trouver le courant de sortie des bornes HO&LO du driver) ?
4) De même, pour la capa Boot (C7), on m'a parlé dans le forum qu'on pouvait la calculer avec Cgss et Qg, mais quelqu'un peut-il me fournir la formule ?
5) Je ne comprends pas pourquoi je n'obtiens pas les valeurs de V&I attendus (En utilisant des transistors bipolaires avec les mêmes valeurs pour capacités et bobine j'avais eu ce que je voulais, les pertes en + )
6) Pour le courant en entrée ça monte jusqu'à 65A !
... y a beaucoup de choses que je n'assimile pas mais commençons par ça si vous pourriez m'aider.
Merci.
Navré pour le retard, j'ai des soucis de connexions.
Bob heureux de te re-lire, effectivement ça coûte une inductance pareille, j'ai l'intention de voir dans des circuits de récup sinon je ferais moi même le bobinage.
Grosse pagaille au niveaux des raccordements aux AOP du 494 pour faire l'asservissement en tension.
Pour la stratégie de commande c'est pas du tout ça. C'est pas ''chaque transistor du 494 pilote un des mos du Buck SR'' mais plutôt ''quand le bipolaire conduit, le MOSFET du haut est commandé et quand le bipo ne conduit pas, le MOSFET du bas conduit''
Ne pas oublier la gestion du dead time entre la commande des mosfets, non gérée naturellement par la ref IR2112.
Ya un bon moyen de se tromper de solution: c'est de se tromper de problème.
voir P13. ça fonctionne en simulation.
un petit schéma ou une petite explication du comment raccorder surtout pour la gestion de dead time je n'en ai aucune idée (je demande trop :/ )
Pour la stratégie de commande c'est pas du tout ça. C'est pas ''chaque transistor du 494 pilote un des mos du Buck SR'' mais plutôt ''quand le bipolaire conduit, le MOSFET du haut est commandé et quand le bipo ne conduit pas, le MOSFET du bas conduit''
Ne pas oublier la gestion du dead time entre la commande des mosfets, non gérée naturellement par la ref IR2112.
Fais plutôt voir ta maquette, comme déjà dit le câblage est essentiel.
En faisant un rapide calcul, R13 et R14 de ton schéma ne permettent pas d'obtenir 12V en sortie.
Avec 5V en tension de référence tu dois basculer à 2.5V (selon R3 et R4) or ce pont indique 2.3V.
Tu n'indiques pas la techno de tes condensateurs, de ta self (noyau, section fils) sur cette maquette.
Par exemple comment est câblée C9?
J'espère pas comme sur ton schéma... il doit être au plus près de la pin 3, D1 câblée au plus court également.
Le dead time semble bon sur le TL494
Quelle distance as-tu entre l'IR2112 et tes MOS?
Alors pour R13 R14 c'est pour avoir une tension de référence pour le comparateur de 2.5V à partir de 13 volts attendus en sortie pour l'asservissement en tension.
Pour le câblage je tiens à préciser que je suis encore au stade de la simulation mais toute remarque pour le layout est prise avec beaucoup de considération
Pour le pont R3 R4 effectivement je pense que je vais virer R8 qui cause cette chute de tension.
Pour la stratégie de commande des MOS je suis un peu perdu j'ai bien mes deux signaux de commande pour chaque MOS aux bornes E1 et E2
Suffit pas d'avoir des signaux, faut que ça corresponde aux chronogrammes adéquat.
Ya un bon moyen de se tromper de solution: c'est de se tromper de problème.
Etat d'avancement :
J'ai trouvé les formules permettant de calculer la Cboot. (Cboot = 470nF)
Voici les signaux obtenus :
1) E1 et E2 à l'entrée du driver IR2112 (vous allez rire mais je ne comprends pas la fréquence de 30KHz de ces signaux, je m'attendais à 50Khz qui est ma fréquence de découpage!)
2) HO et LO aux sorties du driver (avec la même fréquence de 30KHz)
3) Les signaux Vg & Vs (pour la tension Vgs) et toujours les 30KHz.
Bonjour Tchaybatchevv et tout le groupe
Les images pgdf ont été supprimées. Elles doivent être présentées dans une nouvelle réponse en png ou JPG.
Dernière modification par gienas ; 26/12/2016 à 15h18. Motif: supprimé images pdf qui doit être en format image