Répondre à la discussion
Affichage des résultats 1 à 7 sur 7

Circuit VHDL



  1. #1
    Momo54500

    Circuit VHDL


    ------

    Bonjour à tous,

    je viens vers vus car j'ai un petit problème.
    Je dois modéliser le circuit suivant sur VHDL :

    Capture.PNG

    Cependant voilà quand je compile et que je regarde dans le "RTL viewer" il n' y pas deux registres mais un seul.

    Voilà le code
    Code:
    Library ieee;
    USE ieee.std_logic_1164.all;
    Entity exemple is 
    port(	A, B, C, D, clk, R : in std_logic;
    		S: out std_logic
    		);	
    end exemple;
    
    Architecture MyExemple of exemple is
    Signal Q0, Q1 : std_logic;
    Signal T : std_logic;
    
    begin 
    	T <= (A and B) or (C or D);
    	process(Clk, R)
    		begin
    			if(R = '1') then
    				Q0 <= '0';
    				Q1 <= '0';
    			elsif(rising_edge(clk)) then
    				Q0 <= T;
    				Q1 <= Q0;
    			end if;
    	end process; 
    			S <= Q0 nand Q1;
    		
    
    end MyExemple;
    Voilà le RTL :

    Capture1.PNG

    Merci à vous

    -----

  2. Publicité
  3. 📣 Nouveau projet éditorial de Futura
    🔥🧠 Le Mag Futura est lancé, découvrez notre 1er magazine papier

    Une belle revue de plus de 200 pages et 4 dossiers scientifiques pour tout comprendre à la science qui fera le futur. Nous avons besoin de vous 🙏 pour nous aider à le lancer...

    👉 Je découvre le projet

    Quatre questions à explorer en 2022 :
    → Quels mystères nous cache encore la Lune 🌙 ?
    → Pourra-t-on bientôt tout guérir grâce aux gènes 👩‍⚕️?
    → Comment nourrir le monde sans le détruire 🌍 ?
    → L’intelligence artificielle peut-elle devenir vraiment intelligente 🤖 ?
  4. #2
    umfred

    Re : Circuit VHDL

    j'aurai peut-être inversé les lignes Q0 <=T; et Q1 <=Q0;

  5. #3
    Momo54500

    Re : Circuit VHDL

    Bonjour même en inversant j'ai toujours une seule bascule.

  6. #4
    jiherve

    Re : Circuit VHDL

    bonsoir
    l'ordre importe peu sur les signaux, pour les variables il importe.
    en fait il me semble qu'il y a deux bascules car dans le RTL on lit Q[1..0]
    quel est le logiciel?
    JR
    l'électronique c'est pas du vaudou!

  7. A voir en vidéo sur Futura
  8. #5
    Momo54500

    Re : Circuit VHDL

    Bonjour je l'ai lu aussi.
    Il s'agit de quartus.

  9. #6
    jiherve

    Re : Circuit VHDL

    bonsoir,
    j'ai beaucoup utilisé (débugué au passage) Quartus mais j'avoue que le RTL viewer n’était pas vraiment mon sujet vu la complexité de mes design.
    Le mieux est de faire une simulation (Modelsim) et d'analyser le résultat.
    ou de rajouter de la logique bidon entre les deux bascules par exemple Q1 <= Q0 and A pour voir ce que donne le viewer dans ce cas
    JR
    l'électronique c'est pas du vaudou!

  10. Publicité
  11. #7
    Momo54500

    Re : Circuit VHDL

    Oui je vais faire ça en effet, j'y ai pensé aussi à simuler.

Discussions similaires

  1. [Programmation] Problème en VHDL avec les multi fichiers vhdl
    Par drbug dans le forum Électronique
    Réponses: 2
    Dernier message: 02/02/2016, 12h32
  2. Conversion VHDL vers circuit logique
    Par Hdecharn dans le forum Électronique
    Réponses: 4
    Dernier message: 28/04/2012, 13h46
  3. VHDL: forcer la position de son circuit logique
    Par CycloOp dans le forum Électronique
    Réponses: 2
    Dernier message: 21/04/2011, 21h21
  4. implémenter sur fpga un circuit écrit en vhdl
    Par dptmt30 dans le forum Électronique
    Réponses: 2
    Dernier message: 08/05/2010, 09h55
  5. VHDL vers circuit logique
    Par loonies dans le forum Électronique
    Réponses: 15
    Dernier message: 16/09/2007, 16h09
Découvrez nos comparatifs produits sur l'informatique et les technologies.